四合院：我是雨水表哥
第569章 板卡仿真

WARNING: TIMING VIOLATION ON STORAGE_V1. A12 DELAY=23.4ns (REQUIRED 20.0ns)

WARNING: TIMING VIOLATION ON STORAGE_V1. D7 SETUP=1.2ns (REQUIRED 2.0ns)

WARNING: TIMING VIOLATION ON STORAGE_V1. CS PROP_DELAY=18.7ns (REQUIRED 15.0ns)

吕辰敲了一行命令，调出第一条时序违例的详细信息。

DB＞ DISPLAY TIMING STORAGE_V1 A12

屏幕上一行行数据跳出来：

NET: A12

FROM: MC_ADDR_DRIVER

TO: SRAM_08_ADDR_PIN

LENGTH: um

MIN_LENGTH: 9800um

DELAY_CALC: 23.4ns

DELAY_REQ: 20.0ns

SLACK: 3.4ns

STATUS: FAIL

万人敌把搪瓷缸子往桌上一墩，茶水溅出来几滴。

“这条地址线从存储控制器到远端芯片，走了微米，最短路径只有9800微米，绕了将近一倍。为了绕开那些电容电阻，自动布线器把关键路径绕远了。延迟超标3.4纳秒，时序收不住。”

李工在笔记本上写：“这个要手动拉直，得重新布局周围元件。”

卫知南在旁边补了一句：“不只这一条。存储板有好几条地址线和数据线都有类似问题。布线算法的目标函数是‘总连线长度最短’，不是‘单条关键路径延迟最小’。为了省几毫米的普通线，把关键路径绕远了。算法层面的问题。”

吕辰把这些警告一条一条地记录到日志里。

进度条走到89%。

这一次跳出来的虽然不算警告，但也不是好消息。

INFO: REFLECTION ON BACKPLANE_V1. TERM_MISMATCH. IMPEDANCE=135Ω (TARGET 120Ω)

吕辰调出详细信息。

DB＞ DISPLAY REFLECTION BACKPLANE_V1

NET: BACKPLANE_BUS_03

TERM_RESISTOR: 135Ω

TARGET_IMPEDANCE: 120Ω

DEVIATION: 12.5%

REFLECTION_COEFF: 0.059

STATUS: PASS (MARGINAL)

万人敌看了一眼：“终端匹配电阻选大了。135欧姆，目标是120欧姆。反射系数0.059，不算大，但在高频信号里会有影响。100兆赫兹以上的信号，这种反射会累积，造成信号质量下降。”

李工在笔记本上写：“这个要更换电阻，控制在±5%以内。”

进度条走到95%，97%，97%，屏幕上的字符猛地一刷，整屏绿色。

SIMULATION COMPLETED.

TOTAL TIME: 02:58:21

PASS: 342

FAIL: 18

WARNING: 27

万人敌盯着那行数字看了好几秒，紧紧皱着眉头。

18个FAIL。27个WARNING。

卫知南敲了一行命令，生成汇总报告。

DB＞ PRINT SIMULATION_REPORT

打印机在角落里咔嗒咔嗒地响了起来。

针头打在复写纸上，一行一行地输出。

纸带从打印机里慢慢吐出来，软塌塌地垂下来，拖在地上。

吕辰走过去，撕下第一页。

那是一张总表，密密麻麻列着所有失败和警告的测试项，按严重程度排序。

最上面是SEVERITY:3（致命）的，两条。

POWER_V1: IR DROP on KLPWR_04, 4.68V (THRESHOLD 4.75V)

CLOCK_V1: CROSSTALK on CLK_OUT_4, 2.30V (THRESHOLD 2.00V)

万人敌把那页纸接过去看了两遍：“这两个三级，必须改。不改，板子焊好了也是废品。”

李工点了点头，在笔记本上把这两个问题圈了起来，旁边画了两个大大的感叹号。

卫知南继续翻报告。

SEVERITY:2（严重）的5条。SEVERITY:1（一般）的11条。

吕辰把打印出的报告从头到尾翻了一遍，每翻一页停一下，目光在那些数字上扫过：“万工、李工，这两块板子，今天改完。明天一早再跑一遍仿真。通过了，送加工；通不过，再改。其他的板子，一级和二级的问题，也一并改完。”

万人敌点点头：“行，我马上去通知所里改，明天之前改完。”

李工站起来，把钢笔插回兜里，笔记本夹在腋下。

“万工你在这边看着，我回去看着他们改。”

吕辰道：“李工不要急，所里先改着，咱们一鼓作气，把仿真走一遍，然后再回去盯着。”

接下来，大家又开始了其他板卡的仿真。

直到深夜，白天，又一个深夜。